

S-8230A/B系列内置高精度电压检测电路和延迟电路，是用于锂离子 / 锂聚合物可充电电池的保护IC。

S-8230A/B系列最适合于对1节锂离子 / 锂聚合物可充电电池组的过充电、过放电和过电流的保护，及通过外部信号的放电控制。

■ 特点

- 高精度电压检测电路

过充电检测电压	3.5 V ~ 4.5 V (5 mV进阶)	精度±20 mV (Ta = +25°C) 精度±25 mV (Ta = -10°C ~ +60°C)
过充电解除电压	3.1 V ~ 4.5 V ^{*1}	精度±30 mV
过放电检测电压	2.0 V ~ 3.4 V (10 mV进阶)	精度±35 mV
过放电解除电压	2.0 V ~ 3.4 V ^{*2}	精度±50 mV
放电过电流检测电压	0.05 V ~ 0.20 V (10 mV进阶)	精度±10 mV
负载短路检测电压	0.5 V (固定)	精度±100 mV
充电过电流检测电压	-0.20 V ~ -0.05 V (25 mV进阶) -0.16 V ~ -0.08 V (40 mV进阶)	精度±15 mV
- 各种检测延迟时间仅通过内置电路即可实现 (不需要外接电容) 精度±20%
- 放电控制功能
 - 可选择CTL端子的控制逻辑 : 动态 "H"、动态 "L"
 - 可选择CTL端子的内部电阻连接 : 上拉、下拉
 - 可选择CTL端子的内部电阻值 : 1.0 MΩ、2.5 MΩ、5.0 MΩ
 - 可选择放电禁止状态门锁功能: 有、无
- 可选择向0 V电池充电的功能 : 允许、禁止
- 可选择休眠功能 : 有、无
- 可选择放电过电流状态的解除条件 : 断开负载、连接充电器
- 高耐压 : VM端子、CO端子 : 绝对最大额定值28 V
- 工作温度范围广 : Ta = -40°C ~ +85°C
- 消耗电流低
 - 工作时 : 2.8 μA (典型值)、5.5 μA (最大值) (Ta = +25°C)
 - 休眠时 : 0.1 μA (最大值) (Ta = +25°C)
- 无铅 (Sn 100%)、无卤素

*1. 过充电解除电压 = 过充电检测电压 - 过充电滞后电压

(过充电滞后电压为0 V或者可在0.1 V ~ 0.4 V的范围内，以50 mV为进阶单位进行选择)

*2. 过放电解除电压 = 过放电检测电压 + 过放电滞后电压

(过放电滞后电压为0 V或者可在0.1 V ~ 0.7 V的范围内，以100 mV为进阶单位进行选择)


■ 用途

- 锂离子可充电电池组
- 锂聚合物可充电电池组

■ 封装

- SNT-6A

■ 框图




备注 图中的二极管全部为寄生二极管。

图1

■ 产品型号的构成

1. 产品名



*1. 请参阅卷带图。

*2. 请参阅 "3. 产品名目录"。

2. 封装

表1 封装图纸号码

封装名	外形尺寸图	卷带图	带卷图	焊盘图
SNT-6A	PG006-A-P-SD	PG006-A-C-SD	PG006-A-R-SD	PG006-A-L-SD

3. 产品名目录

3.1 SNT-6A

3.1.1 S-8230A系列

表2

产品名	过充电 检测电压 [V _{CU}]	过充电 解除电压 [V _{CL}]	过放电 检测电压 [V _{DL}]	过放电 解除电压 [V _{DU}]	放电过电流 检测电压 [V _{DIOV}]	充电过电流 检测电压 [V _{CIOV}]	延迟时间 的组合 ^{*1}	功能 的组合 ^{*2}
S-8230AAD-I6T1U	4.425 V	4.225 V	2.500 V	2.500 V	0.130 V	-0.100 V	(3)	(3)
S-8230AAE-I6T1U	4.415 V	4.215 V	2.500 V	2.900 V	0.050 V	-0.040 V	(5)	(5)
S-8230AAF-I6T1U	4.425 V	4.225 V	2.800 V	2.800 V	0.130 V	-0.100 V	(3)	(6)

*1. 有关延迟时间的组合的详情, 请参阅表4。

*2. 有关功能的组合的详情, 请参阅表6。

备注 需要上述检测电压值以外的产品时, 请向本公司营业部咨询。

3.1.2 S-8230B系列

表3

产品名	过充电 检测电压 [V _{CU}]	过充电 解除电压 [V _{CL}]	过放电 检测电压 [V _{DL}]	过放电 解除电压 [V _{DU}]	放电过电流 检测电压 [V _{DIOV}]	充电过电流 检测电压 [V _{CIOV}]	延迟时间 的组合 ^{*1}	功能 的组合 ^{*2}
S-8230BAA-I6T1U	4.280 V	4.080 V	2.300 V	2.300 V	0.080 V	-0.100 V	(1)	(1)
S-8230BAB-I6T1U	4.280 V	3.880 V	2.500 V	3.000 V	0.200 V	-0.050 V	(2)	(2)
S-8230BAE-I6T1U	4.280 V	3.880 V	2.300 V	2.300 V	0.140 V	-0.050 V	(4)	(4)
S-8230BAF-I6T1U	4.425 V	4.225 V	2.500 V	2.500 V	0.130 V	-0.100 V	(3)	(1)
S-8230BAG-I6T1U	4.425 V	4.225 V	2.500 V	2.500 V	0.130 V	-0.050 V	(2)	(2)

*1. 有关延迟时间的组合的详情, 请参阅表4。

*2. 有关功能的组合的详情, 请参阅表6。

备注 需要上述检测电压值以外的产品时, 请向本公司营业部咨询。

表4

延迟时间的组合	过充电检测延迟时间 [t _{CU}]	过放电检测延迟时间 [t _{DL}]	放电过电流检测延迟时间 [t _{DIOV}]	负载短路检测延迟时间 [t _{SHORT}]	充电过电流检测延迟时间 [t _{CIOV}]	放电禁止延迟时间 [t _{CTL}]
(1)	1.0 s	128 ms	16 ms	280 μs	8 ms	256 ms
(2)	1.0 s	128 ms	16 ms	1 ms	8 ms	256 ms
(3)	1.0 s	32 ms	8 ms	280 μs	8 ms	256 ms
(4)	1.0 s	128 ms	32 ms	1 ms	8 ms	256 ms
(5)	1.0 s	64 ms	8 ms	280 μs	8 ms	256 ms

备注 可更改在下列范围内的延迟时间，请向本公司营业部咨询。

表5

延迟时间	符号	选择范围			备注
过充电检测延迟时间	t _{CU}	256 ms	512 ms	1.0 s ^{*1}	从左项中选择
过放电检测延迟时间	t _{DL}	32 ms	64 ms ^{*1}	128 ms	从左项中选择
放电过电流检测延迟时间	t _{DIOV}	4 ms	8 ms ^{*1}	16 ms	从左项中选择
负载短路检测延迟时间	t _{SHORT}	280 μs ^{*1}	530 μs	1 ms	从左项中选择
充电过电流检测延迟时间	t _{CIOV}	4 ms	8 ms ^{*1}	16 ms	从左项中选择
放电禁止延迟时间	t _{CTL}	64 ms	128 ms	256 ms ^{*1}	从左项中选择

*1. 标准产品的延迟时间。

表6

功能的组合	CTL端子			放电禁止状态 门锁功能 ^{*4}	向0 V电池 充电的功能 ^{*5}	休眠功能 ^{*6}	放电过电流 状态的解除条件 ^{*7}
	控制逻辑 ^{*1}	内部电阻连接 ^{*2}	内部电阻值 ^{*3} [R _{CTL}]				
(1)	动态 "L"	下拉	1.0 MΩ	有	允许	有	断开负载
(2)	动态 "L"	上拉	1.0 MΩ	有	禁止	有	连接充电器
(3)	动态 "L"	上拉	5.0 MΩ	无	允许	有	断开负载
(4)	动态 "L"	下拉	1.0 MΩ	有	禁止	有	连接充电器
(5)	动态 "L"	上拉	5.0 MΩ	无	允许	无	断开负载
(6)	动态 "H"	下拉	5.0 MΩ	无	禁止	有	断开负载

注意 CTL端子的控制逻辑动态 "H" 和CTL端子的内部电阻连接 "上拉" 的组合会导致过充电检测电压精度恶化，因此不能对此组合进行设定。

- *1. 可选择CTL端子的控制逻辑动态 "H"、动态 "L"
- *2. 可选择CTL端子的内部电阻连接 "上拉"、"下拉"
- *3. 可选择CTL端子的内部电阻值1.0 MΩ、2.5 MΩ、5.0 MΩ
- *4. 可选择放电禁止状态门锁功能 "有"、"无"
- *5. 可选择向0 V电池充电的功能 "允许"、"禁止"
- *6. 可选择休眠功能 "有"、"无"
- *7. 可选择放电过电流状态的解除条件 "断开负载"、"连接充电器"

备注 需要上述功能组合以外的产品时，请向本公司营业部咨询。

■ 引脚排列图

1. SNT-6A




图2

表7

引脚号	符号	描述
1	CTL	放电控制端子
2	CO	充电控制用FET门极连接端子 (CMOS输出)
3	DO	放电控制用FET门极连接端子 (CMOS输出)
4	VSS	负电源输入端子
5	VDD	正电源输入端子
6	VM	VM端子 - VSS端子间电压检测端子 (过电流 / 充电器检测端子)

NOT RECOMMENDED FOR NEW DESIGN

■ 绝对最大额定值

表8

(除特殊注明以外：Ta = +25°C)

项目	符号	适用端子	绝对最大额定值	单位
VDD端子 - VSS端子间输入电压	V _{DS}	VDD	V _{SS} - 0.3 ~ V _{SS} + 12	V
VM输入端子电压	V _{VM}	VM	V _{DD} - 28 ~ V _{DD} + 0.3	V
DO输出端子电压	V _{DO}	DO	V _{SS} - 0.3 ~ V _{DD} + 0.3	V
CO输出端子电压	V _{CO}	CO	V _{VM} - 0.3 ~ V _{DD} + 0.3	V
CTL输入端子电压	V _{CTL}	CTL	V _{SS} - 0.3 ~ V _{DD} + 0.3	V
容许功耗	P _D	-	400*1	mW
工作环境温度	T _{opr}	-	-40 ~ +85	°C
保存温度	T _{stg}	-	-55 ~ +125	°C

*1. 基板安装时

[安装基板]

- (1) 基板尺寸： 114.3 mm × 76.2 mm × t1.6 mm
- (2) 名称： JEDEC STANDARD51-7

注意 绝对最大额定值是指无论在任何条件下都不能超过的额定值。万一超过此额定值，有可能造成产品劣化等物理性的损伤。




图3 封装容许功耗 (基板安装时)

■ 电气特性

1. Ta = +25°C

表9

(除特殊注明以外：Ta = +25°C)

项目	符号	条件	最小值	典型值	最大值	单位	测定电路
检测电压							
过充电检测电压	V _{CU}	-	V _{CU} - 0.020	V _{CU}	V _{CU} + 0.020	V	1
		Ta = -10°C ~ +60°C*1	V _{CU} - 0.025	V _{CU}	V _{CU} + 0.025	V	1
过充电解除电压	V _{CL}	V _{CL} ≠ V _{CU}	V _{CL} - 0.030	V _{CL}	V _{CL} + 0.030	V	1
		V _{CL} = V _{CU}	V _{CL} - 0.025	V _{CL}	V _{CL} + 0.020	V	1
过放电检测电压	V _{DL}	-	V _{DL} - 0.035	V _{DL}	V _{DL} + 0.035	V	2
过放电解除电压	V _{DU}	V _{DL} ≠ V _{DU}	V _{DU} - 0.050	V _{DU}	V _{DU} + 0.050	V	2
		V _{DL} = V _{DU}	V _{DU} - 0.035	V _{DU}	V _{DU} + 0.035	V	2
放电过电流检测电压	V _{DIOV}	-	V _{DIOV} - 0.010	V _{DIOV}	V _{DIOV} + 0.010	V	2
负载短路检测电压	V _{SHORT}	-	0.40	0.50	0.60	V	2
充电过电流检测电压	V _{CIOV}	-	V _{CIOV} - 0.015	V _{CIOV}	V _{CIOV} + 0.015	V	2
向0 V电池充电的功能							
开始向0 V电池充电的充电器电压	V _{0CHA}	"允许" 向0 V电池充电的功能	0.0	0.7	1.0	V	2
禁止向0 V电池充电的电池电压	V _{0INH}	"禁止" 向0 V电池充电的功能	1.0	1.2	1.4	V	2
内部电阻							
VM端子 - VDD端子间电阻	R _{VMD}	-	100	300	900	kΩ	3
VM端子 - VSS端子间电阻	R _{VMS}	-	10	20	40	kΩ	3
CTL端子内部电阻	R _{CTL}	-	R _{CTL} × 0.45	R _{CTL}	R _{CTL} × 1.75	MΩ	3
输入电压							
VDD端子 - VSS端子间工作电压	V _{DSOP1}	-	1.5	-	6.5	V	-
VDD端子 - VM端子间工作电压	V _{DSOP2}	-	1.5	-	28	V	-
CTL端子电压 "H"	V _{CTLH}	-	-	-	V _{DD} × 0.9	V	2
CTL端子电压 "L"	V _{CTL}	-	V _{DD} × 0.1	-	-	V	2
输入电流							
工作时消耗电流	I _{OP}	-	1.0	2.8	5.5	μA	3
休眠时消耗电流	I _{PDN}	-	-	-	0.1	μA	3
过放电时消耗电流	I _{OPED}	-	-	-	4.0	μA	3
放电禁止时消耗电流	I _{OPEC}	-	1.0	2.8	5.5	μA	3
输出电阻							
CO端子电阻 "H"	R _{COH}	-	5	10	20	kΩ	4
CO端子电阻 "L"	R _{COL}	-	5	10	20	kΩ	4
DO端子电阻 "H"	R _{DOH}	-	5	10	20	kΩ	4
DO端子电阻 "L"	R _{DOL}	-	5	10	20	kΩ	4
延迟时间							
过充电检测延迟时间	t _{CU}	-	t _{CU} × 0.8	t _{CU}	t _{CU} × 1.2	-	5
过放电检测延迟时间	t _{DL}	-	t _{DL} × 0.8	t _{DL}	t _{DL} × 1.2	-	5
放电过电流检测延迟时间	t _{DIOV}	-	t _{DIOV} × 0.8	t _{DIOV}	t _{DIOV} × 1.2	-	5
负载短路检测延迟时间	t _{SHORT}	-	t _{SHORT} × 0.8	t _{SHORT}	t _{SHORT} × 1.2	-	5
充电过电流检测延迟时间	t _{CIOV}	-	t _{CIOV} × 0.8	t _{CIOV}	t _{CIOV} × 1.2	-	5
放电禁止延迟时间	t _{CTL}	-	t _{CTL} × 0.8	t _{CTL}	t _{CTL} × 1.2	-	5

*1. 并没有在高温以及低温的条件下进行筛选，因此只保证在此温度范围下的设计规格。

2. Ta = -40°C ~ +85°C^{*1}

表10

(除特殊注明以外 : Ta = -40°C ~ +85°C^{*1})

项目	符号	条件	最小值	典型值	最大值	单位	测定电路
检测电压							
过充电检测电压	V _{CU}	-	V _{CU} - 0.045	V _{CU}	V _{CU} + 0.030	V	1
过充电解除电压	V _{CL}	V _{CL} ≠ V _{CU}	V _{CL} - 0.070	V _{CL}	V _{CL} + 0.040	V	1
		V _{CL} = V _{CU}	V _{CL} - 0.050	V _{CL}	V _{CL} + 0.030	V	1
过放电检测电压	V _{DL}	-	V _{DL} - 0.070	V _{DL}	V _{DL} + 0.045	V	2
过放电解除电压	V _{DU}	V _{DL} ≠ V _{DU}	V _{DU} - 0.090	V _{DU}	V _{DU} + 0.060	V	2
		V _{DL} = V _{DU}	V _{DU} - 0.070	V _{DU}	V _{DU} + 0.045	V	2
放电过电流检测电压	V _{DIOV}	-	V _{DIOV} - 0.010	V _{DIOV}	V _{DIOV} + 0.010	V	2
负载短路检测电压	V _{SHORT}	-	0.40	0.50	0.60	V	2
充电过电流检测电压	V _{CIOV}	-	V _{CIOV} - 0.015	V _{CIOV}	V _{CIOV} + 0.015	V	2
向0 V电池充电的功能							
开始向0 V电池充电的充电器电压	V _{0CHA}	"允许" 向0 V电池充电的功能	0.0	0.7	1.5	V	2
禁止向0 V电池充电的电池电压	V _{0INH}	"禁止" 向0 V电池充电的功能	0.9	1.2	1.5	V	2
内部电阻							
VM端子 - VDD端子间电阻	R _{VMD}	-	78	300	1310	kΩ	3
VM端子 - VSS端子间电阻	R _{VMs}	-	7.2	20	44	kΩ	3
CTL端子内部电阻	R _{CTL}	-	R _{CTL} × 0.27	R _{CTL}	R _{CTL} × 3.50	MΩ	3
输入电压							
VDD端子 - VSS端子间工作电压	V _{DSOP1}	-	1.5	-	6.5	V	-
VDD端子 - VM端子间工作电压	V _{DSOP2}	-	1.5	-	28	V	-
CTL端子电压 "H"	V _{CTLH}	-	-	-	V _{DD} × 0.95	V	2
CTL端子电压 "L"	V _{CTLl}	-	V _{DD} × 0.05	-	-	V	2
输入电流							
工作时消耗电流	I _{oPE}	-	0.7	2.8	6.0	μA	3
休眠时消耗电流	I _{pDN}	-	-	-	0.15	μA	3
过放电时消耗电流	I _{oPED}	-	-	-	4.2	μA	3
放电禁止时消耗电流	I _{oPEC}	-	0.7	2.8	6.0	μA	3
输出电阻							
CO端子电阻 "H"	R _{COH}	-	2.4	10	30	kΩ	4
CO端子电阻 "L"	R _{COL}	-	2.4	10	30	kΩ	4
DO端子电阻 "H"	R _{DOH}	-	2.4	10	30	kΩ	4
DO端子电阻 "L"	R _{DOL}	-	2.4	10	30	kΩ	4
延迟时间							
过充电检测延迟时间	t _{CU}	-	t _{CU} × 0.6	t _{CU}	t _{CU} × 1.6	-	5
过放电检测延迟时间	t _{DL}	-	t _{DL} × 0.6	t _{DL}	t _{DL} × 1.6	-	5
放电过电流检测延迟时间	t _{DIOV}	-	t _{DIOV} × 0.6	t _{DIOV}	t _{DIOV} × 1.6	-	5
负载短路检测延迟时间	t _{SHORT}	-	t _{SHORT} × 0.6	t _{SHORT}	t _{SHORT} × 1.6	-	5
充电过电流检测延迟时间	t _{CIOV}	-	t _{CIOV} × 0.6	t _{CIOV}	t _{CIOV} × 1.6	-	5
放电禁止延迟时间	t _{CTL}	-	t _{CTL} × 0.6	t _{CTL}	t _{CTL} × 1.6	-	5

*1. 并没有在高温以及低温的条件下进行筛选, 因此只保证在此温度范围下的设计规格。

■ 测定电路

CTL端子控制逻辑为动态 "H" 时, 将SW1、SW3设定为OFF, SW2、SW4设定为ON。CTL端子控制逻辑为动态 "L" 时, 将SW1、SW3设定为ON, SW2、SW4设定为OFF。

注意 在未经特别说明的情况下, CO端子的输出电压 (V_{CO})、DO端子的输出电压 (V_{DO}) 的 "H"、"L" 的判定是以N沟道FET的阈值电压 (1.0 V) 为基准。此时, CO端子请以 V_{VM} 为基准、DO端子请以 V_{SS} 为基准进行判定。

1. 过充电检测电压、过充电解除电压 (测定电路1)

在 $V1 = 3.4$ V设置后的状态下, 将V1缓慢提升至 $V_{CO} = "H" \rightarrow "L"$ 时的V1的电压即为过充电检测电压 (V_{CU})。之后, 将V1缓慢下降至 $V_{CO} = "L" \rightarrow "H"$ 时的V1的电压即为过充电解除电压 (V_{CL})。 V_{CU} 与 V_{CL} 的差额即为过充电滞后电压 (V_{HC})。

2. 过放电检测电压、过放电解除电压 (测定电路2)

在 $V1 = 3.4$ V、 $V2 = V5 = 0$ V设置后的状态下, 将V1缓慢下降至 $V_{DO} = "H" \rightarrow "L"$ 时的V1的电压即为过放电检测电压 (V_{DL})。之后, 将V1缓慢提升至 $V_{DO} = "L" \rightarrow "H"$ 时的V1的电压即为过放电解除电压 (V_{DU})。 V_{DU} 与 V_{DL} 的差额即为过放电滞后电压 (V_{HD})。

3. 放电过电流检测电压 (测定电路2)

在 $V1 = 3.4$ V、 $V2 = V5 = 0$ V设置后的状态下, 将V2提升, 从电压提升后开始到 $V_{DO} = "H" \rightarrow "L"$ 为止的延迟时间即为放电过电流检测延迟时间 (t_{DIOV}), 此时的V2的电压即为放电过电流检测电压 (V_{DIOV})。

4. 负载短路检测电压 (测定电路2)

在 $V1 = 3.4$ V、 $V2 = V5 = 0$ V设置后的状态下, 将V2提升, 从电压提升后开始到 $V_{DO} = "H" \rightarrow "L"$ 为止的延迟时间即为负载短路检测延迟时间 (t_{SHORT}), 此时的V2的电压即为负载短路检测电压 (V_{SHORT})。

5. 充电过电流检测电压 (测定电路2)

在 $V1 = 3.4$ V、 $V2 = V5 = 0$ V设置后的状态下, 将V2降低, 从电压降低后开始到 $V_{CO} = "H" \rightarrow "L"$ 为止的延迟时间即为充电过电流检测延迟时间 (t_{CIOV}), 此时的V2的电压即为充电过电流检测电压 (V_{CIOV})。

6. 工作时消耗电流 (测定电路3)

在 $V1 = 3.4$ V、 $V2 = V5 = 0$ V设置后的状态下, 流经VDD端子的电流 (I_{DD}) 即为工作时消耗电流 (I_{OPE})。

7. 休眠时消耗电流、过放电时消耗电流 (测定电路3)

7.1 "有" 休眠功能

在 $V1 = V2 = 1.5$ V、 $V5 = 0$ V设置后的状态下, I_{DD} 即为休眠时消耗电流 (I_{PDN})。

7.2 "无" 休眠功能

在 $V1 = V2 = 1.5$ V、 $V5 = 0$ V设置后的状态下, I_{DD} 即为过放电时消耗电流 (I_{OPED})。

8. 放电禁止时消耗电流 (测定电路3)

8.1 CTL端子控制逻辑动态 "L" 及CTL端子内部电阻连接 "上拉"

在 $V1 = V2 = V5 = 3.4\text{ V}$ 设置后的状态下, I_{DD} 的绝对值和 I_{CTL} 的绝对值的差额即为放电禁止时消耗电流 (I_{OPEC})。

8.2 其它功能组合

在 $V1 = V2 = V5 = 3.4\text{ V}$ 设置后的状态下, I_{DD} 即为放电禁止时消耗电流 (I_{OPEC})。

9. VM端子 – VDD端子间电阻 (测定电路3)

在 $V1 = 1.8\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下, VM端子 – VDD端子间电阻即为 R_{VMD} 。

10. VM端子 – VSS端子间电阻 (放电过电流状态的解除条件 "断开负载") (测定电路3)

在 $V1 = 3.4\text{ V}$ 、 $V2 = 1.0\text{ V}$ 、 $V5 = 0\text{ V}$ 设置后的状态下, VM端子 – VSS端子间电阻即为 R_{VMS} 。

11. CTL端子内部电阻 (测定电路3)

11.1 CTL端子控制逻辑动态 "H" 及CTL端子内部电阻连接 "下拉"

在 $V1 = V5 = 3.4\text{ V}$ 、 $V2 = 0\text{ V}$ 设置后的状态下, CTL端子 – VSS端子间电阻即为 R_{CTL} 。

11.2 CTL端子控制逻辑动态 "L" 及CTL端子内部电阻连接 "上拉"

在 $V1 = V5 = 3.4\text{ V}$ 、 $V2 = 0\text{ V}$ 设置后的状态下, CTL端子 – VDD端子间电阻即为 R_{CTL} 。

11.3 CTL端子控制逻辑动态 "L" 及CTL端子内部电阻连接 "下拉"

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下, CTL端子 – VSS端子间电阻即为 R_{CTL} 。

12. CO端子电阻 "H" (测定电路4)

在 $V1 = 3.4\text{ V}$ 、 $V2 = 0\text{ V}$ 、 $V3 = 3.0\text{ V}$ 设置后的状态下, VDD端子 – CO端子间电阻即为CO端子电阻 "H" (R_{COH})。

13. CO端子电阻 "L" (测定电路4)

在 $V1 = 4.6\text{ V}$ 、 $V2 = 0\text{ V}$ 、 $V3 = 0.4\text{ V}$ 设置后的状态下, VM端子 – CO端子间电阻即为CO端子电阻 "L" (R_{COL})。

14. DO端子电阻 "H" (测定电路4)

在 $V1 = 3.4\text{ V}$ 、 $V2 = 0\text{ V}$ 、 $V4 = 3.0\text{ V}$ 设置后的状态下, VDD端子 – DO端子间电阻即为DO端子电阻 "H" (R_{DOH})。

15. DO端子电阻 "L" (测定电路4)

在 $V1 = 1.8\text{ V}$ 、 $V2 = 0\text{ V}$ 、 $V4 = 0.4\text{ V}$ 设置后的状态下, VSS端子 – DO端子间电阻即为DO端子电阻 "L" (R_{DOL})。

**16. CTL端子电压 "H"、CTL端子电压 "L"
(测定电路2)**

16.1 CTL端子控制逻辑动态 "H"

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V5$ 缓慢提升，当 $V_{DO} = \text{"H"} \rightarrow \text{"L"}$ 时的 $V5$ 的电压即为CTL端子电压 "H" (V_{CTLH})。之后，将 $V5$ 缓慢下降，当 $V_{DO} = \text{"L"} \rightarrow \text{"H"}$ 时的 $V5$ 的电压即为CTL端子电压 "L" ($V_{CTL L}$)。

16.2 CTL端子控制逻辑动态 "L"

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V5$ 缓慢提升，当 $V_{DO} = \text{"H"} \rightarrow \text{"L"}$ 时的 $V5$ 的电压与 $V1$ 的电压的差 ($V1 - V5$) 即为CTL端子电压 "L" ($V_{CTL L}$)。之后，将 $V5$ 缓慢降低，当 $V_{DO} = \text{"L"} \rightarrow \text{"H"}$ 时的 $V5$ 的电压与 $V1$ 的电压的差 ($V1 - V5$) 即为CTL端子电压 "H" (V_{CTLH})。

**17. 过充电检测延迟时间
(测定电路5)**

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V1$ 提升，从 $V1$ 超过 V_{CU} 时开始到 $V_{CO} = \text{"L"}$ 为止的时间即为过充电检测延迟时间 (t_{CU})。

**18. 过放电检测延迟时间
(测定电路5)**

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V1$ 降低，从 $V1$ 低于 V_{DL} 时开始到 $V_{DO} = \text{"L"}$ 为止的时间即为过放电检测延迟时间 (t_{DL})。

**19. 放电过电流检测延迟时间
(测定电路5)**

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V2$ 提升，从 $V2$ 超过 V_{DIOV} 时开始到 $V_{DO} = \text{"L"}$ 为止的时间即为 t_{DIOV} 。

**20. 负载短路检测延迟时间
(测定电路5)**

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V2$ 提升，从 $V2$ 超过 V_{SHORT} 时开始到 $V_{DO} = \text{"L"}$ 为止的时间即为 t_{SHORT} 。

**21. 充电过电流检测延迟时间
(测定电路5)**

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V2$ 降低，从 $V2$ 低于 V_{CIOV} 时开始到 $V_{CO} = \text{"L"}$ 为止的时间即为 t_{CIOV} 。

**22. 放电禁止延迟时间
(测定电路5)**

22.1 CTL端子控制逻辑动态 "H"

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V5$ 提升，从 $V5$ 超过 V_{CTLH} 时开始到 $V_{DO} = \text{"L"}$ 为止的时间即为放电禁止延迟时间 (t_{CTL})。

22.2 CTL端子控制逻辑动态 "L"

在 $V1 = 3.4\text{ V}$ 、 $V2 = V5 = 0\text{ V}$ 设置后的状态下，将 $V5$ 提升，从 $V1 - V5$ 低于 $V_{CTL L}$ 时开始到 $V_{DO} = \text{"L"}$ 为止的时间即为放电禁止延迟时间 (t_{CTL})。

**23. 开始向0 V电池充电的充电器电压 ("允许" 向0 V电池充电的功能)
(测定电路2)**

在 $V1 = V2 = V5 = 0$ V设置后的状态下, 将V2缓慢下降, 当 $V_{CO} = "H"$ ($V_{CO} = V_{DD}$) 时的V2的电压的绝对值即为开始向0 V电池充电的充电器电压 (V_{0CHA})。

**24. 禁止向0 V电池充电的电池电压 ("禁止" 向0 V电池充电的功能)
(测定电路2)**

在 $V1 = V5 = 0$ V、 $V2 = -4.0$ V设置后的状态下, 将V1缓慢提升, 当 $V_{CO} = "H"$ ($V_{CO} = V_{DD}$) 时的V1的电压即为禁止向0 V电池充电的电池电压 (V_{0INH})。

NOT RECOMMENDED FOR NEW DESIGN




图4 测定电路1




图5 测定电路2




图6 测定电路3




图7 测定电路4




图8 测定电路5

■ 工作说明

备注 请参阅 "■ 电池保护IC的连接例"。

1. 通常状态

S-8230A/B系列是通过监视连接在VDD端子 - VSS端子间电池电压以及VM端子 - VSS端子间电压、CTL端子 - VSS端子间电压来控制充电和放电。

1.1 CTL端子控制逻辑动态 "H"

电池电压在过放电检测电压 (V_{DL}) 以上且在过充电检测电压 (V_{CU}) 以下的范围内、VM端子电压在充电过电流检测电压 (V_{CIOV}) 以上且在放电过电流检测电压 (V_{DIOV}) 以下的范围内的情况下, 当CTL端子电压在CTL端子电压 "L" (V_{CTLL}) 以下时充电控制用FET和放电控制用FET的双方均被打开。这种状态称为通常状态, 可以自由地进行充电和放电。

在通常状态下, 没有连接VM端子 - VDD端子间电阻 (R_{VMD}) 和VM端子 - VSS端子间电阻 (R_{VMS})。

1.2 CTL端子控制逻辑动态 "L"

电池电压在过放电检测电压 (V_{DL}) 以上且在过充电检测电压 (V_{CU}) 以下的范围内、VM端子电压在充电过电流检测电压 (V_{CIOV}) 以上且在放电过电流检测电压 (V_{DIOV}) 以下的范围内的情况下, 当CTL端子电压在CTL端子电压 "H" (V_{CTLH}) 以上时充电控制用FET和放电控制用FET的双方均被打开。这种状态称为通常状态, 可以自由地进行充电和放电。

在通常状态下, 没有连接VM端子 - VDD端子间电阻 (R_{VMD}) 和VM端子 - VSS端子间电阻 (R_{VMS})。

注意 初次连接电池时, 有可能不处于通常状态。此时, 通过短路VM端子和VSS端子, 或连接充电器使VM端子电压在 V_{CIOV} 以上且在 V_{DIOV} 以下, 就能变为通常状态。

2. 过充电状态

2.1 $V_{CL} \neq V_{CU}$ (过充电解除电压和过充电检测电压相异的产品)

在充电中, 通常状态的电池电压若超过 V_{CU} , 且这种状态保持在过充电检测延迟时间 (t_{CU}) 以上的情况下, 会关闭充电控制用FET而停止充电。这种状态称为过充电状态。

在过充电状态下, 没有连接 R_{VMD} 及 R_{VMS} 。

过充电状态的解除, 分为如下的2种情况。

- (1) 如果VM端子电压在低于 V_{DIOV} 的情况下, 当电池电压降低到过充电解除电压 (V_{CL}) 以下时, 即可解除过充电状态。
- (2) 如果VM端子电压在 V_{DIOV} 以上的情况下, 当电池电压降低到 V_{CU} 以下时, 即可解除过充电状态。

检测出过充电之后, 连接负载开始放电, 由于放电电流通过充电控制用FET的内部寄生二极管流动, 因此VM端子电压比VSS端子电压增加了内部寄生二极管的 V_f 电压。此时, 如果VM端子电压在 V_{DIOV} 以上的情况下, 当电池电压在 V_{CU} 以下时, 即可解除过充电状态。

注意 对于超过 V_{CU} 而被充电的电池, 即使连接了较大值的负载, 也不能使电池电压下降到 V_{CU} 以下的情况下, 在电池电压降低到 V_{CU} 为止, 放电过电流检测以及负载短路检测是不能发挥作用的。但是, 实际上电池的内部阻抗有数十m Ω , 在连接了可使过电流发生的较大值负载的情况下, 因为电池电压会马上降低, 因此放电过电流检测以及负载短路检测是可以发挥作用的。

2.2 $V_{CL} = V_{CU}$ (过充电解除电压和过充电检测电压相同的产品)

在充电中，通常状态的电池电压若超过 V_{CU} ，且这种状态保持在过充电检测延迟时间 (t_{CU}) 以上的情况下，会关闭充电控制用FET而停止充电。这种状态称为过充电状态。

在过充电状态下，没有连接 R_{VMD} 及 R_{VMS} 。

过充电状态的解除，分为如下的2种情况。

- (1) 如果VM端子电压在 V_{C1OV} 以上且在 V_{D1OV} 以下的情况下，当电池电压降低到过充电解除电压 (V_{CL}) 以下时，即可解除过充电状态。
- (2) 如果VM端子电压在 V_{D1OV} 以上的情况下，当电池电压降低到 V_{CU} 以下时，即可解除过充电状态。

检测出过充电之后，连接负载开始放电，由于放电电流通过充电控制用FET的内部寄生二极管流动，因此VM端子电压比VSS端子电压增加了内部寄生二极管的 V_f 电压。此时，如果VM端子电压在 V_{D1OV} 以上的情况下，当电池电压在 V_{CU} 以下时，即可解除过充电状态。

注意1. 对于超过 V_{CU} 而被充电的电池，即使连接了较大值的负载，也不能使电池电压下降到 V_{CU} 以下的情况下，在电池电压降低到 V_{CU} 为止，放电过电流检测以及负载短路检测是不能发挥作用的。但是，实际上电池的内部阻抗有数十m Ω ，在连接了可使过电流发生的较大值负载的情况下，因为电池电压会马上降低，因此放电过电流检测以及负载短路检测是可以发挥作用的。

2. 检测到过充电后，在连接充电器的情下，即使电池电压降低到 V_{CL} 以下，也不能解除过充电状态。通过断开与充电器的连接，VM端子电压上升到 V_{C1OV} 以上时，才可解除过充电状态。

3. 过放电状态

当通常状态下的电池电压在放电过程中低于 V_{DL} ，且这种状态保持在过放电检测延迟时间 (t_{DL}) 以上时，会关闭放电控制用FET而停止放电。这种状态称为过放电状态。

在过放电状态下，由于S-8230A/B系列内部的VM端子 - VDD端子间可通过 R_{VMD} 来进行短路，因此VM端子会因 R_{VMD} 而被上拉。

在过放电状态下连接了充电器，并且VM端子电压低于-0.7 V (典型值) 的情况下，当电池电压在 V_{DL} 以上时即可解除过放电状态。

如果VM端子电压不低于-0.7 V (典型值)，只有当电池电压达到过放电解除电压 (V_{DU}) 以上时才可解除过放电状态。

在过放电状态下，没有连接 R_{VMS} 。

3.1 "有" 休眠功能

在过放电状态下，当VDD端子 - VM端子间电压降低到0.8 V (典型值) 以下时，休眠功能开始工作，消耗电流将减少到休眠时消耗电流 (I_{PDN})。通过连接充电器，使VM端子电压降低到0.7 V (典型值) 以下，来解除休眠功能。

4. 放电过电流状态 (放电过电流、负载短路)

处于通常状态下的电池，当放电电流达到所定值以上时，会导致VM端子电压上升到 V_{DIOV} 以上，若这种状态持续保持在放电过电流检测延迟时间 (t_{DIOV}) 以上，会关闭放电控制用FET而停止放电。这种状态称为放电过电流状态。

4.1 放电过电流状态的解除条件 "断开负载"

在放电过电流状态下，S-8230A/B系列内部的VM端子 - VSS端子间可通过 R_{VMS} 来进行短路。但是，在连接着负载的期间，VM端子电压由于连接着负载而变为VDD端子电压。若切离与负载的连接，则VM端子电压恢复回VSS端子电压。当VM端子电压降低到 V_{DIOV} 以下时，即可解除放电过电流状态。

在放电过电流状态下，没有连接 R_{VMD} 。

4.2 放电过电流状态的解除条件 "连接充电器"

在放电过电流状态下，S-8230A/B系列内部的VM端子 - VDD端子间可通过 R_{VMD} 来进行短路。连接充电器，如果VM端子电压在 V_{DIOV} 以下，即可解除放电过电流状态。

在放电过电流状态下，没有连接 R_{VMS} 。

5. 充电过电流状态

在通常状态下的电池，由于充电电流在额定值以上，会导致VM端子电压降低到 V_{CIOV} 以下，若这种状态持续保持在充电过电流检测延迟时间 (t_{CIOV}) 以上时，会关闭充电控制用FET而停止充电。这种状态称为充电过电流状态。

如果开放充电器而使VM端子电压恢复到 V_{CIOV} 以上时，即可解除充电过电流状态。

在过放电状态和放电禁止状态下，充电过电流检测不运行。

在充电过电流状态下，没有连接 R_{VMD} 和 R_{VMS} 。

NOT RECOMMENDED FOR NEW DESIGN

6. 放电禁止状态

6.1 CTL端子控制逻辑动态 "H"

处于通常状态下的电池，当CTL端子电压在CTL端子电压 "H" (V_{CTLH}) 以上，且此状态持续保持在放电禁止延迟时间 (t_{CTL}) 以上时，会关闭放电控制用FET而停止放电。这种状态称为放电禁止状态。

6.1.1 "有" 放电禁止状态解锁功能

如果CTL端子电压在CTL端子电压 "L" ($V_{CTL L}$) 以下，通过连接充电器，使VM端子电压降到 V_{DIOV} 以下，即可解除放电禁止状态。

6.1.2 "无" 放电禁止状态解锁功能

CTL端子电压在 $V_{CTL L}$ 以下时，即可解除放电禁止状态。

6.2 CTL端子控制逻辑动态 "L"

处于通常状态下的电池，当CTL端子电压在CTL端子电压 "L" ($V_{CTL L}$) 以下，且此状态持续保持在放电禁止延迟时间 (t_{CTL}) 以上时，会关闭放电控制用FET而停止放电。这种状态称为放电禁止状态。

6.2.1 "有" 放电禁止状态解锁功能

如果CTL端子电压在CTL端子电压 "H" (V_{CTLH}) 以上，通过连接充电器，使VM端子电压降到 V_{DIOV} 以下，即可解除放电禁止状态。

6.2.2 "无" 放电禁止状态解锁功能

CTL端子电压在 V_{CTLH} 以上时，即可解除放电禁止状态。

在放电禁止状态下，如果连接充电器后电池电压超过 V_{CU} ，则解除放电禁止状态。

S-8230A/B系列内部的CTL端子通过CTL端子内部电阻 (R_{CTL}) 向VDD端子或VSS端子短路。在过放电状态下如果VDD端子 - VM端子间电压为0.8 V (典型值) 以下， R_{CTL} 则被切断，CTL端子的输入输出电流亦被截断。

在过充电状态、充电过电流状态下，由CTL端子进行的放电控制不运行。

在放电禁止状态下，S-8230A/B系列内部的VM端子 - VDD端子间可通过 R_{VMD} 来进行短路。

7. "允许" 向0 V电池充电的功能

已被连接的电池的电压因自身放电，在为0 V时的状态下开始变为可进行充电的功能。在EB+端子与EB-端子之间连接电压在向0 V电池充电开始充电器电压 (V_{0CHA}) 以上的充电器时，充电控制用FET的门极会被固定为VDD端子电压。借助于充电器电压，当充电控制用FET的门极和源极间电压达到阈值电压以上时，充电控制用FET将被导通 (ON) 而开始进行充电。此时，放电控制用FET被截止 (OFF)，充电电流会流经放电控制用FET的内部寄生二极管而流入。在电池电压变为 V_{DU} 以上时恢复回通常状态。

注意 1. 有可能存在被完全放电后，不推荐再一次进行充电的锂离子电池。这是由于锂离子电池的特性而决定的，所以当决定 "允许" 或 "禁止" 向0 V电池充电的功能时，请向电池厂商确认详细情况。

2. 对于充电过电流检测功能来说，向0 V电池充电的功能更具优先权。因此，"允许" 向0 V电池充电的产品，在电池电压比 V_{DL} 还低时会被强制地充电，而不能进行充电过电流的检测工作。

8. "禁止" 向0 V电池充电的功能

连接了内部短路的电池 (0 V电池) 时, 禁止充电的功能。电池电压在向0 V电池充电禁止电池电压 (V_{0INH}) 以下时, 充电控制用FET的门极被固定在EB-端子电压, 而禁止进行充电。当电池电压在 V_{0INH} 以上时, 可以进行充电。

注意 有可能存在被完全放电后, 不推荐再一次进行充电的锂离子电池。这是由于锂离子电池的特性而决定的, 所以当决定 "允许" 或 "禁止" 向0 V电池充电的功能时, 请向电池厂商确认详细情况。

9. 延迟电路

各种检测延迟时间是将约4 kHz的时钟进行计数之后而分频计算出来的。

备注 t_{DIOV} 、 t_{SHORT} 的计时是从检测出 V_{DIOV} 时开始的。因此, 从检测出 V_{DIOV} 时刻起到超过 t_{SHORT} 之后, 当检测出 V_{SHORT} 时, 从检测出时刻起在 t_{SHORT} 之内立即关闭放电控制用FET。





图9

■ 工作时序图

1. 过充电检测、过放电检测




- *1. (1): 通常状态
- (2): 过充电状态
- (3): 过放电状态

备注 假设为在恒流时的充电。

图10

2. 放电过电流检测

2.1 放电过电流状态的解除条件 "断开负载"




*1. (1): 通常状态
(2): 放电过电流状态

备注 假设为在恒流时的充电。

图11

2.2 放电过电流状态的解除条件 "连接充电器"




*1. (1): 通常状态
(2): 放电过电流状态

备注 假设为在恒流时的充电。

图12

3. 充电过电流检测




- *1. (1): 通常状态
- (2): 充电过电流状态
- (3): 过放电状态

备注 假设为在恒流时的充电。

图13

4. 放电禁止工作

4.1 "有" 放电禁止状态门锁功能




- *1. (1): 通常状态
(2): 放电禁止状态
(3): 过充电状态

备注 假设为在恒流时的充电。

图14

4.2 "无" 放电禁止状态门锁功能



- *1. (1): 通常状态
- (2): 放电禁止状态
- (3): 过充电状态

备注 假设为在恒流时的充电。

图15

■ 电池保护IC的连接例




图16

表11 外接元器件参数

符号	元器件	目的	最小值	典型值	最大值	备注
FET1	N沟道 MOS FET	放电控制	-	-	-	阈值电压 \leq 过放电检测电压 ^{*1} , 门极和源极间耐压 \geq 充电器电压 ^{*2}
FET2	N沟道 MOS FET	充电控制	-	-	-	阈值电压 \leq 过放电检测电压 ^{*1} , 门极和源极间耐压 \geq 充电器电压 ^{*2}
R1	电阻	ESD对策, 电源变动对策	150 Ω	330 Ω	1 k Ω	为了避免因消耗电流引起的过充电检测精度的恶化, 请尽可能进取最小的数值。 ^{*3}
C1	电容	电源变动对策	0.068 μ F	0.1 μ F	1.0 μ F	请务必在VDD端子 - VSS端子间加载0.068 μ F以上的电容。 ^{*4}
R2	电阻	充电器反向连接对策	300 Ω	2 k Ω	4 k Ω	为控制充电器反向连接时的流经电流, 请尽可能进取最大的数值。 ^{*5}
R3	电阻	ESD对策	1 k Ω	-	10 k Ω	为了保护ESD, 请在R3处加载1 k Ω 以上的电阻。 ^{*6}

- *1. 使用的FET的阈值电压低时, 有可能导致充电电流不能切断的情况发生。使用的FET的阈值电压在过放电检测电压以上时, 有可能导致在过放电检测之前停止放电的情况发生。
- *2. 门极和源极间耐压在充电器电压以下时, FET有可能被破坏。
- *3. 可在R1 = 330 Ω 的条件下保证过充电检测电压的精度。如在R1处连接330 Ω 以外的电阻, 则会导致过充电检测电压的精度恶化。在R1处加载大的电阻时, 由于充电器反向连接, 电流从充电器流向IC, 有可能导致VDD端子 - VSS端子间电压超过绝对最大额定值的情况发生。在R1处为了保护ESD, 请加载150 Ω 以上的电阻。
- *4. 在R1处加载小于150 Ω 的电阻, 或在C1处加载小于0.068 μ F的电容时, 有可能在发生较大的电源变动时引发误工作。
- *5. 在R2处加载大于4 k Ω 的电阻时, 有可能导致不能切断充电电流的情况。
- *6. R3的电阻过大时, 有可能不能满足 $V_{CTL} \geq V_{CTLH}$, $V_{CTL} \leq V_{CTLL}$ 的条件。

注意 1. 上述参数有可能不经预告而作更改。

- 2. 对上述连接例以外的电路未作动作确认, 且上述电池保护IC的连接例以及参数并不作为保证电路工作的依据。请在实际的应用电路上进行充分的实测后再设定参数。

■ 注意事项


- 请注意输入输出电压、负载电流的使用条件，使IC内的功耗不超过封装的容许功耗。
- 本IC虽内置防静电保护电路，但请不要对IC施加超过保护电路性能的过大静电。
- 使用本公司的IC生产产品时，如因其产品中对该IC的使用方法或产品的规格，或因进口国等原因，包含本IC产品在内的制品发生专利纠纷时，本公司概不承担相应责任。

NOT RECOMMENDED FOR NEW DESIGN


■ 各种特性数据 (典型数据)

1. 消耗电流


1.1 $I_{OPE} - T_a$



1.2 $I_{OPE} - V_{DD}$




1.3 $I_{PDN} - T_a$




2. 检测电压


2.1 $V_{CU} - T_a$




2.2 $V_{CL} - T_a$









2.3 $V_{DL} - T_a$




2.4 $V_{DU} - T_a$




2.5 $V_{DIOV} - T_a$ 2.6 $V_{DIOV} - V_{DD}$ 2.7 $V_{SHORT} - T_a$ 2.8 $V_{SHORT} - V_{DD}$ 2.9 $V_{CIOV} - T_a$ 2.10 $V_{CIOV} - V_{DD}$ 

3. 延迟时间


3.1 $t_{CU} - T_a$




3.2 $t_{DL} - T_a$




3.3 $t_{DIOV} - T_a$




3.4 $t_{DIOV} - V_{DD}$




3.5 $t_{SHORT} - T_a$




3.6 $t_{SHORT} - V_{DD}$





3.7 $t_{CIOV} - T_a$







3.8 $t_{CIOV} - V_{DD}$




3.9 $t_{CTL} - T_a$ 3.10 $t_{CTL} - V_{DD}$ 

4. 输出电阻

4.1 $R_{COH} - V_{CO}$ 4.2 $R_{COL} - V_{CO}$ 4.3 $R_{DOH} - V_{DO}$ 4.4 $R_{DOL} - V_{DO}$ 

■ 标记规格

1. SNT-6A



(1) ~ (3): 产品简称 (请参照产品名和产品简称的对照表)
(4) ~ (6): 批号

产品名和产品简称的对照表


1.1 S-8230A系列

产品名	产品简称		
	(1)	(2)	(3)
S-8230AAD-I6T1U	Y	8	D
S-8230AAE-I6T1U	Y	8	E
S-8230AAF-I6T1U	Y	8	F

1.2 S-8230B系列

产品名	产品简称		
	(1)	(2)	(3)
S-8230BAA-I6T1U	Y	9	A
S-8230BAB-I6T1U	Y	9	B
S-8230BAE-I6T1U	Y	9	D
S-8230BAF-I6T1U	Y	9	E
S-8230BAG-I6T1U	Y	9	F




NOT RECOMMENDED FOR NEW DESIGN



NOT RECOMMENDED FOR NEW DESIGN



No. PG006-A-P-SD-2.1

TITLE	SNT-6A-A-PKG Dimensions
No.	PG006-A-P-SD-2.1
ANGLE	
UNIT	mm
ABLIC Inc.	




No. PG006-A-C-SD-2.0

TITLE	SNT-6A-A-Carrier Tape
No.	PG006-A-C-SD-2.0
ANGLE	
UNIT	mm
ABLIC Inc.	




Enlarged drawing in the central part



No. PG006-A-R-SD-1.0

NOT RECOMMENDED FOR NEW DESIGN

TITLE	SNT-6A-A-Reel		
No.	PG006-A-R-SD-1.0		
ANGLE		QTY.	5,000
UNIT	mm		
ABLIC Inc.			



※1. ランドパターンの幅に注意してください (0.25 mm min. / 0.30 mm typ.).
 ※2. パッケージ中央にランドパターンを広げないでください (1.30 mm ~ 1.40 mm)。

- 注意
1. パッケージのモールド樹脂下にシルク印刷やハンダ印刷などしないでください。
 2. パッケージ下の配線上のソルダーレジストなどの厚みをランドパターン表面から0.03 mm以下にしてください。
 3. マスク開口サイズと開口位置はランドパターンと合わせてください。
 4. 詳細は“SNTパッケージ活用の手引き”を参照してください。

※1. Pay attention to the land pattern width (0.25 mm min. / 0.30 mm typ.).
 ※2. Do not widen the land pattern to the center of the package (1.30 mm ~ 1.40 mm).

- Caution**
1. Do not do silkscreen printing and solder printing under the mold resin of the package.
 2. The thickness of the solder resist on the wire pattern under the package should be 0.03 mm or less from the land pattern surface.
 3. Match the mask aperture size and aperture position with the land pattern.
 4. Refer to "SNT Package User's Guide" for details.

※1. 请注意焊盘模式的宽度 (0.25 mm min. / 0.30 mm typ.).
 ※2. 请勿向封装中间扩展焊盘模式 (1.30 mm ~ 1.40 mm)。

- 注意
1. 请勿在树脂型封装的下面印刷丝网、焊锡。
 2. 在封装下、布线上的阻焊膜厚度 (从焊盘模式表面起) 请控制在 0.03 mm 以下。
 3. 钢网的开口尺寸和开口位置请与焊盘模式对齐。
 4. 详细内容请参阅 "SNT 封装的应用指南"。

No. PG006-A-L-SD-4.1

TITLE	SNT-6A-A -Land Recommendation
No.	PG006-A-L-SD-4.1
ANGLE	
UNIT	mm
ABLIC Inc.	

免责声明 (使用注意事项)

1. 本资料记载的所有信息 (产品数据、规格、图、表、程序、算法、应用电路示例等) 是本资料公开时的最新信息, 有可能未经预告而更改。
2. 本资料记载的电路示例和使用方法仅供参考, 并非保证批量生产的设计。使用本资料的信息后, 发生并非因本资料记载的产品 (以下称本产品) 而造成的损害, 或是发生对第三方知识产权等权利侵犯情况, 本公司对此概不承担任何责任。
3. 因本资料记载错误而导致的损害, 本公司对此概不承担任何责任。
4. 请注意在本资料记载的条件范围内使用产品, 特别请注意绝对最大额定值、工作电压范围和电气特性等。因在本资料记载的条件范围外使用产品而造成的故障和 (或) 事故等的损害, 本公司对此概不承担任何责任。
5. 在使用本产品时, 请确认使用国家、地区以及用途的法律、法规, 测试产品用途的满足能力和安全性能。
6. 本产品出口海外时, 请遵守外汇交易及外国贸易法等出口法令, 办理必要的相关手续。
7. 严禁将本产品用于以及提供 (出口) 于开发大规模杀伤性武器或军事用途。对于如提供 (出口) 给开发、制造、使用或储藏核武器、生物武器、化学武器及导弹, 或有其他军事目的者的情况, 本公司对此概不承担任何责任。
8. 本产品并非是设计用于可能对生命、人体造成影响的设备或装置的部件, 也非是设计用于可能对财产造成损害的设备或装置的部件 (医疗设备、防灾设备、安全防范设备、燃料控制设备、基础设施控制设备、车辆设备、交通设备、车载设备、航空设备、太空设备及核能设备等)。请勿将本产品用于上述设备或装置的部件。本公司事先明确标示的车载用途例外。作为上述设备或装置的部件使用本产品时, 或本公司事先明确标示的用途以外使用本产品时, 所导致的损害, 本公司对此概不承担任何责任。
9. 半导体产品可能有一定的概率发生故障或误工作。为了防止因本产品的故障或误工作而导致的人身事故、火灾事故、社会性损害等, 请客户自行负责进行冗长设计、防止火势蔓延措施、防止误工作等安全设计。并请对整个系统进行充分的评价, 客户自行判断适用的可否。
10. 本产品非耐放射线设计产品。请客户根据用途, 在产品设计的过程中采取放射线防护措施。
11. 本产品在一般的使用条件下, 不会影响人体健康, 但因含有化学物质和重金属, 所以请不要将其放入口中。另外, 晶元和芯片的破裂面可能比较尖锐, 徒手接触时请注意防护, 以免受伤等。
12. 废弃本产品时, 请遵守使用国家和地区的法令, 合理地处理。
13. 本资料中也包含了与本公司的著作权和专有知识有关的内容。本资料记载的内容并非是对本公司或第三方的知识产权、其它权利的实施及使用的承诺或保证。严禁在未经本公司许可的情况下转载、复制或向第三方公开本资料的一部分或全部。
14. 有关本资料的详细内容等如有不明之处, 请向代理商咨询。
15. 本免责声明以日语版为正本。即使有英语版或中文版的翻译件, 仍以日语版的正本为准。

2.4-2019.07



ABLIC

艾普凌科有限公司
www.ablic.com