



CMOS ICアプリケーションノート

S-19912/19913シリーズのノイズ対策とCISPR25測定結果

Rev.1.0_00

© ABLIC Inc., 2022

このアプリケーションノートは、S-19912/19913シリーズにおいて、伝導ノイズおよび放射ノイズを低減するための推奨ノイズ対策部品、推奨基板レイアウトを記載した参考資料です。また、CISPR25に準拠した測定の結果をまとめています。製品の詳細、仕様についてはデータシートにてご確認ください。

目次

1. ノイズ対策部品の必要性	3
2. 基板レイアウト	4
2.1 入力コンデンサ (C_{IN0} 、 C_{IN1}) の配置とVIN、VSSのレイアウト	4
2.2 インダクタ (L1) の配置とレイアウト	4
2.3 出力コンデンサ (C_{OUT1}) の配置とレイアウト	5
2.4 推奨基板レイアウト	5
3. 測定条件と測定結果	6
3.1 測定条件	6
3.2 電圧法の測定結果	7
3.3 ALSE法の測定結果	8
4. 注意事項	9
5. 関連資料	9

1. ノイズ対策部品の必要性

図1は、ノイズ対策部品を付加しない回路で電圧法の測定を行った結果です。測定結果は、CISPR25 class5の規格値を大幅に越えていますが、本ICに限らず一般的なスイッチングレギュレータICは、同様の傾向を示します。つまり、CISPR25 class5の厳しい要件を満たすためには、ノイズ対策部品を付加する必要があります。図1～図3は弊社従来品を例にノイズ対策部品の必要性を説明しています。

弊社従来品 (2.2 MHz), $V_{IN} = 13\text{ V}$, $V_{OUT} = 5\text{ V}$, $I_{OUT} = 600\text{ mA}$, ノイズ対策部品なし




図1

図2は、表1に示す推奨ノイズ対策部品L2、 C_{F2} 、 C_{F4} を付加した回路図です。図3は、この回路で電圧法の測定を行った結果です。ノイズ対策部品を付加することによって20 MHz以上のノイズが大幅に減少し、CISPR25 class5の要件を満たします。また、本ICでは、SW端子のスルーレートをIC内部で最適な値に調整しているため、最小限のノイズ対策部品で大きなマージンを確保することができます。




表1

記号	値
C_{F2}	4.7 μF
L2	4.7 μH
C_{F4}	4.7 μF

*1. ノイズ対策部品

図2

弊社従来品 (2.2 MHz), $V_{IN} = 13\text{ V}$, $V_{OUT} = 5\text{ V}$, $I_{OUT} = 600\text{ mA}$, ノイズ対策部品あり




図3

本ICは、伝導ノイズおよび放射ノイズを低減するため、スペクトラム拡散型発振回路を内蔵しています。詳細については、S-19912A/19912B/19913A/19913Bシリーズデータシートを参照してください。

2. 基板レイアウト

2.1 入力コンデンサ (C_{IN0} 、 C_{IN1}) の配置とVIN、VSSのレイアウト

入力コンデンサの配置、およびVIN、VSSの配線は最も重要です。入力コンデンサは最優先で、IC直近に、同じ表面層に配置してください。

C_{IN1} は、ICの安定動作とノイズの抑制に必ず必要なコンデンサです。 C_{IN0} は、 C_{IN1} に並列に接続された0.1 μF 程度のコンデンサです。主に10 MHz以上のノイズ対策用コンデンサとして、必要に応じて追加してください。

図4は、入力コンデンサをIC直近に配置した例です。太線は、IC内部のハイサイドパワーMOS FETがオンした瞬間の電流経路を示します。まず電流は入力コンデンサからVIN端子に流れ、IC内部でオンしているハイサイドパワーMOS FET、オフしているロウサイドパワーMOS FETの寄生容量の順で経由し、VSS端子から入力コンデンサに戻ります。この例では、電流経路のインピーダンスを低減することによって、VIN、VSS配線に発生するノイズを最小化します。一方、図5は、入力コンデンサがICから離れて配置され、VSS端子がIC直下のVSSに接続されていない例です。このとき、入力コンデンサ - VIN端子間に寄生インダクタンス (L_{p1}) が存在します。また、入力コンデンサ - VSS端子間の電流経路が大幅に長くなるため、寄生インダクタンス ($L_{p2} + L_{p3} + L_{p4}$) が非常に大きくなります。この例では電流経路のインピーダンスが増加し、VIN、VSS配線に発生するノイズが大きくなります。




図4

図5

2.2 インダクタ (L1) の配置とレイアウト

SW端子の配線面積を最小化してください。電流量の許容範囲内で配線幅を狭くしてください。SW端子から出力される矩形波電圧には高い周波数成分が含まれるので、SW配線がアンテナとなって放射ノイズが増加する可能性があります。また、前述した矩形波電圧の高い周波数成分が寄生容量を介してSW端子からVOUTに伝導するため、SW配線とVOUT配線を近づけないでください。インダクタは放射ノイズの小さい閉磁路タイプを選択してください。

図6は、SW端子 - L1間の配線面積を小さくし、SW配線 - VOUT配線間の距離を長くした例です。

一方、図7は、SW配線の面積が不要に大きく、SW配線 - VOUT配線間の距離が短い部分があり、その寄生容量 (C_p) が大きい例です。




図6

図7

2.3 出力コンデンサ (C_{OUT1}) の配置とレイアウト


C_{OUT1}は、ICの近くに配置してください。

太線の電流経路 (SW端子 → L1 → C_{OUT1} → VSS端子) の面積を小さくすると、発生する放射ノイズを最小化できます。

VOUT配線は、必ずC_{OUT1}のランドを經由してから引き出してください。L1とC_{OUT1}による平滑化作用が弱まり、SW端子の矩形波電圧の高い周波数成分がVOUTに伝導されるのを避けるためです。同様に、配線幅を広げる場合もC_{OUT1}のランドを經由してから配線を引き出してください。

図8は、電流経路の面積を小さくした例です。VOUT配線は、C_{OUT1}のランドを經由してから引き出されています。一方、図9は、ICとC_{OUT1}の距離が長く、電流経路の面積が大きい例です。VOUT配線はC_{OUT1}のランドを經由せずにL1のランドから引き出されています。

図10は、C_{OUT1}のランドを經由する前にVOUTの配線幅を広げすぎている例です。



2.4 推奨基板レイアウト

これまでの説明を反映した推奨基板レイアウトを図11に示します。





図11

3. 測定条件と測定結果

3.1 測定条件

図12は、S-19913A評価基板の回路図です。表2に示した部品が搭載されています。

S-19913A, $V_{IN} = 13\text{ V}$, $V_{OUT} = 5\text{ V}$, $I_{OUT} = 600\text{ mA}$,
CISPR25 Edition 4.0 2016-10に準拠



*1. ノイズ対策部品

図12 S-19913A評価基板の回路図

表2

記号	値	型番	メーカー
CF2	4.7 μF	CGA4J1X7R1H475K125AC	TDK株式会社
L2	4.7 μH	TFM252012ALVA4R7MTAA	TDK株式会社
CF4	4.7 μF	CGA4J1X7R1H475K125AC	TDK株式会社
CIN1	4.7 μF	CGA4J1X7R1H475K125AC	TDK株式会社
CIN0	0.1 μF	CGA3E2X7R1H104K	TDK株式会社
L1	4.7 μH	TFM252012ALVA4R7MTAA	TDK株式会社
CREG1	1.0 μF	CGA3E1X7R1C105K080AC	TDK株式会社
COUT1	10 μF	CGA4J3X7S1A106K125AB	TDK株式会社
CFB	33 pF	-	-
RFB1	84 k Ω	-	-
RFB2	16 k Ω	-	-

図13は、実際の基板です。




図13

3.2 電圧法の測定結果

図14は、電圧法の測定結果です。




図14

3.3 ALSE法の測定結果

図15、図16は、ALSE法の測定結果です。

S-19913A V : vertical, H : horizontal, AV : average




図15





図16

4. 注意事項

- ・ 本資料に掲載のアプリケーション例は、弊社ICを使用した代表的な応用例を説明したものです。ご使用の際は、十分な評価を行ってください。
- ・ 本ICは静電気に対する保護回路が内蔵されていますが、保護回路の性能を越える過大静電気がICに印加されないようにしてください。
- ・ 弊社ICを使用して製品を作る場合には、その製品での当ICの使い方や製品の仕様、出荷先の国などによって当ICを含めた製品が特許に抵触した場合、その責任は負いかねます。

5. 関連資料

S-19912/19913シリーズの詳細については、下記のデータシートを参照してください。

S-19912A/19912B/19913A/19913Bシリーズ データシート

このアプリケーションノートおよびデータシートの内容は、予告なく変更することがあります。

詳細は、販売窓口までお問い合わせください。

データシートの最新版は弊社Webサイトにて製品カテゴリと製品名をお選びいただき、PDFファイルをダウンロードしてください。

www.ablic.com エイブリック株式会社Webサイト

免責事項 (取り扱い上の注意)

1. 本資料に記載のすべての情報 (製品データ、仕様、図、表、プログラム、アルゴリズム、応用回路例等) は本資料発行時点のものであり、予告なく変更することがあります。
2. 本資料に記載の回路例および使用方法は参考情報であり、量産設計を保証するものではありません。本資料に記載の情報を使用したことによる、本資料に記載の製品 (以下、本製品といいます) に起因しない損害や第三者の知的財産権等の権利に対する侵害に関し、弊社はその責任を負いません。
3. 本資料の記載に誤りがあり、それに起因する損害が生じた場合において、弊社はその責任を負いません。
4. 本資料に記載の範囲内の条件、特に絶対最大定格、動作電圧範囲、電気的特性等に注意して製品を使用してください。本資料に記載の範囲外の条件での使用による故障や事故等に関する損害等について、弊社はその責任を負いません。
5. 本製品の使用にあたっては、用途および使用する地域、国に対応する法規制、および用途への適合性、安全性等を確認、試験してください。
6. 本製品を輸出する場合は、外国為替および外国貿易法、その他輸出関連法令を遵守し、関連する必要な手続きを行ってください。
7. 本製品を大量破壊兵器の開発や軍事利用の目的で使用および、提供 (輸出) することは固くお断りします。核兵器、生物兵器、化学兵器およびミサイルの開発、製造、使用もしくは貯蔵、またはその他の軍事用途を目的とする者へ提供 (輸出) した場合、弊社はその責任を負いません。
8. 本製品は、生命・身体に影響を与えるおそれのある機器または装置の部品および財産に損害を及ぼすおそれのある機器または装置の部品 (医療機器、防災機器、防犯機器、燃焼制御機器、インフラ制御機器、車両機器、交通機器、車載機器、航空機器、宇宙機器、および原子力機器等) として設計されたものではありません。上記の機器および装置には使用しないでください。ただし、弊社が車載用等の用途を事前に明示している場合を除きます。上記機器または装置の部品として本製品を使用された場合または弊社が事前明示した用途以外に本製品を使用された場合、これらにより発生した損害等について、弊社はその責任を負いません。
9. 半導体製品はある確率で故障、誤動作する場合があります。本製品の故障や誤動作が生じた場合でも人身事故、火災、社会的損害等発生しないように、お客様の責任において冗長設計、延焼対策、誤動作防止等の安全設計をしてください。また、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。
10. 本製品は、耐放射線設計しておりません。お客様の用途に応じて、お客様の製品設計において放射線対策を行ってください。
11. 本製品は、通常使用における健康への影響はありませんが、化学物質、重金属を含有しているため、口中には入れないようにしてください。また、ウエハ、チップの破断面は鋭利な場合がありますので、素手で接触の際は怪我等に注意してください。
12. 本製品を廃棄する場合には、使用する地域、国に対応する法令を遵守し、適切に処理してください。
13. 本資料は、弊社の著作権、ノウハウに係わる内容も含まれております。本資料中の記載内容について、弊社または第三者の知的財産権、その他の権利の実施、使用を許諾または保証するものではありません。本資料の一部または全部を弊社の許可なく転載、複製し、第三者に開示することは固くお断りします。
14. 本資料の内容の詳細その他ご不明な点については、販売窓口までお問い合わせください。
15. この免責事項は、日本語を正本として示します。英語や中国語で翻訳したものがあっても、日本語の正本が優越します。

2.4-2019.07



ABLIC

エイブリック株式会社
www.ablic.com